(1)

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平11-330466

(43)公開日 平成11年(1999)11月30日

(51) Int.Cl.⁸

H01L 29/78

識別記号

FΙ

H01L 29/78

652K

653A

654Z

審査請求 未請求 請求項の数9 OL (全 12 頁)

(21)出願番号

特願平10-136794

(71)出願人 000003078

株式会社東芝

神奈川県川崎市幸区堀川町72番地

平成10年(1998) 5月19日 (22)出願日

(72)発明者 長谷川 滋

神奈川県川崎市幸区小向東芝町1 株式会

社東芝多摩川工場内


(74)代理人 弁理士 佐藤 一雄 (外3名)

(54) 【発明の名称】 絶縁ゲート型半導体装置

(57) 【要約】

製造歩留の低下やゲート配線抵抗の増大等の 【課題】 弊害を生ずることなくゲート容量を低減し、大面積素子 の場合や素子を並列動作させる場合におけるスイッチン グ時の電流及び電圧波形振動が小さい絶縁ゲート型半導 体装置を提供する。

【解決手段】 本発明に係る絶縁ゲート型半導体装置 は、略平行に形成された複数のトレンチゲート電極を備 えた絶縁ゲート型半導体装置において、トレンチゲート 電極のうち、チャネル形成に寄与するチャネル形成用ト レンチゲート電極以外の間引き用トレンチゲート電極 が、ゲート配線部から絶縁され、かつ、エミッタ電極又 はエミッタ電位に対し負の電位を発生させる所定の電位 発生手段に接続されているものである。



【特許請求の範囲】

【請求項1】略平行に形成された複数のトレンチゲート 電極を備えた絶縁ゲート型半導体装置において、

前記トレンチゲート電極のうち、チャネル形成に寄与するチャネル形成用トレンチゲート電極以外の間引き用トレンチゲート電極は、ゲート配線部から絶縁され、かつ、エミッタ電極又はエミッタ電位に対し負の電位を発生させる所定の電位発生手段に接続されているものであることを特徴とする絶縁ゲート型半導体装置。

【請求項2】裏面側から表面側に向かって順にP型エミッタ層、N型ベース層、P型ベース層が形成された半導体基板の前記表面側から前記N型ベース層上層部に達する所定の深さに凹設された複数の略平行のトレンチ内に形成された複数のトレンチゲート電極を備えた絶縁ゲート型半導体装置において、

前記トレンチゲート電極は、チャネル形成に寄与するチャネル形成用トレンチゲート電極であって、順に並んだ2個ごとに1組を構成するものであり、かつ、前記トレンチの前記所定の深さは、順方向電圧印加時に前記トレンチゲート電極先端部から伸張して形成される空乏層が、前記トレンチゲート電極が近接する前記N型ベース層と前記P型ベース層との接合部から伸張して形成される空乏層と融合し、前記トレンチゲート電極先端部における前記空乏層の曲率が緩和される程度の深さであることを特徴とする絶縁ゲート型半導体装置。

【請求項3】裏面側から表面側に向かって順にP型エミッタ層、N型ベース層、P型ベース層が形成された半導体基板の前記表面側から前記N型ベース層上層部に達する所定の深さに凹設された複数の略平行のトレンチ内に形成された複数のトレンチゲート電極を備えた絶縁ゲート型半導体装置において、

前記トレンチゲート電極は、チャネル形成に寄与するチャネル形成用トレンチゲート電極であって、順に並んだ2個ごとに1組を構成するものであり、かつ、前記トレンチの前記所定の深さは、前記N型ベース層と前記P型ベース層との接合面からの深さが3μm以下となる深さであることを特徴とする絶縁ゲート型半導体装置。

【請求項4】裏面側から表面側に向かって順にP型エミッタ層、N型ベース層、P型ベース層が形成された半導体基板と、

前記半導体基板の前記表面側から前記N型ベース層上層部に達する深さに凹設された複数の略平行のトレンチと、

前記各トレンチ内面上及び前記半導体基板表面上に形成 されたゲート酸化膜と、

ゲートに印加される電圧を伝達するゲート配線部と、 前記ゲート酸化膜が形成された前記各トレンチ内にそれ ぞれ形成されたトレンチゲート電極であって、順に並ん だ4個以上の所定個数ごとに1組を構成し、かつ、前記 1組を構成するもののうち両端の2個が前記ゲート配線 部に接続されたチャネル形成用トレンチゲート電極とされ、前記2個のチャネル形成用トレンチゲート電極の間の残余のものが前記ゲート配線部から絶縁された間引き用トレンチゲート電極とされる複数組のトレンチゲート電極と、

一の組に属する前記チャネル形成用トレンチゲート電極 と前記一の組に隣接する他の組の前記チャネル形成用ト レンチゲート電極とに挟まれた前記P型ベース層の前記 半導体基板表面及び前記チャネル形成用トレンチゲート 電極の近傍部分にそれぞれ形成されたN型エミッタ層 と、

前記各組ごとに前記各間引き用トレンチゲート電極上面 の一部又は全部を覆って形成され、一の組に属する前記 各間引き用トレンチゲート電極を相互に接続するポリシ リコン層と、

前記チャネル形成用トレンチゲート電極の一部又は全部及び前記ポリシリコン層の一部を覆って形成され、かつ、前記P型ベース層及び前記N型エミッタ層が形成された各部分並びに前記ポリシリコン層が形成された各部分にそれぞれコンタクトホールが開設された絶縁酸化膜と、

前記絶縁酸化膜を覆って形成され、かつ、前記P型ベース層及び前記N型エミッタ層並びに前記ポリシリコン層に接続されたエミッタ電極と、

前記半導体基板の裏面側の前記P型エミッタ層上に形成されたコレクタ電極と、を備えたことを特徴とする絶縁ゲート型半導体装置。

【請求項5】前記ゲート配線部は、前記チャネル形成用トレンチゲート電極が形成されている部分では第1の幅で、前記間引き用トレンチゲート電極が形成されている部分では前記第1の幅よりも小さい第2の幅で、形成されていることを特徴とする請求項4に記載の絶縁ゲート型半導体装置。

【請求項6】前記間引き用トレンチゲート電極及び前記間引き用トレンチゲート電極が形成されている前記トレンチの前記ゲート配線部側の端部は、前記ゲート配線部から離隔して形成され、かつ、前記ゲート配線部は、一定の幅で形成されていることを特徴とする請求項4に記載の絶縁ゲート型半導体装置。

【請求項7】裏面側から表面側に向かって順にP型エミッタ層、N型ベース層、P型ベース層が形成された半導体基板と、

前記半導体基板の前記表面側から前記N型ベース層上層 部に達する所定の深さに、第1、第2の距離を交互にお いて、凹設された複数の略平行のトレンチと、

前記各トレンチ内面上及び前記半導体基板表面上に形成 されたゲート酸化膜と、

ゲートに印加される電圧を伝達するゲート配線部と、 前記ゲート酸化膜が形成された前記各トレンチ内にそれ ぞれ形成され、かつ、前記ゲート配線部に接続されたト レンチゲート電極であって、前記第1の距離をおいて順に並んだ2個ごとに1組を構成する複数組のトレンチゲート電極と、

一の組に属する前記トレンチゲート電極と前記一の組に 隣接する他の組の前記トレンチゲート電極とに挟まれた 前記P型ベース層の前記半導体基板表面及び前記トレン チゲート電極の近傍部分にそれぞれ形成されたN型エミ ッタ層と、

前記トレンチゲート電極の一部又は全部を覆って形成され、かつ、前記P型ベース層及び前記N型エミッタ層が 形成された各部分にそれぞれコンタクトホールが開設された絶縁酸化膜と、

前記絶縁酸化膜を覆って形成され、かつ、前記P型ベース層及び前記N型エミッタ層に接続されたエミッタ電極と、

前記半導体基板の裏面側の前記P型エミッタ層上に形成されたコレクタ電極とを備え、

前記トレンチの前記所定の深さは、順方向電圧印加時に前記トレンチゲート電極先端部から伸張して形成される空乏層が、前記トレンチゲート電極が近接する前記N型ベース層と前記P型ベース層との接合部から伸張して形成される空乏層と融合し、前記トレンチゲート電極先端部における前記空乏層の曲率が緩和される程度の深さであることを特徴とする絶縁ゲート型半導体装置。

【請求項8】裏面側から表面側に向かって順にP型エミッタ層、N型ベース層、P型ベース層が形成された半導体基板と、

前記半導体基板の前記表面側から前記N型ベース層上層 部に達する所定の深さに、第1、第2の距離を交互にお いて、凹設された複数の略平行のトレンチと、

前記各トレンチ内面上及び前記半導体基板表面上に形成されたゲート酸化膜と、

ゲートに印加される電圧を伝達するゲート配線部と、

前記ゲート酸化膜が形成された前記各トレンチ内にそれぞれ形成され、かつ、前記ゲート配線部に接続されたトレンチゲート電極であって、前記第1の距離をおいて順に並んだ2個ごとに1組を構成する複数組のトレンチゲート電極と、

一の組に属する前記トレンチゲート電極と前記一の組に 隣接する他の組の前記トレンチゲート電極とに挟まれた 前記P型ベース層の前記半導体基板表面及び前記トレン チゲート電極の近傍部分にそれぞれ形成されたN型エミ ッタ層と、

前記トレンチゲート電極の一部又は全部を覆って形成され、かつ、前記P型ベース層及び前記N型エミッタ層が 形成された各部分にそれぞれコンタクトホールが開設された絶縁酸化膜と、

前記絶縁酸化膜を覆って形成され、かつ、前記P型ベース層及び前記N型エミッタ層に接続されたエミッタ電極と、

前記半導体基板の裏面側の前記P型エミッタ層上に形成されたコレクタ電極とを備え、

前記トレンチの前記所定の深さは、前記N型ベース層と前記P型ベース層との接合面からの深さが 3μ m以下となる深さであることを特徴とする絶縁ゲート型半導体装置。

【請求項9】前記第1の距離は、前記第2の距離よりも大きい距離であることを特徴とする請求項7又は8のいずれかに記載の絶縁ゲート型半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、絶縁ゲート型半導体装置に係り、特に、トレンチゲート型IEGT (Injection Enhanced Gate Transistor) に関するものである。

[0002]

【従来の技術】図7は、トレンチゲート型IEGTの平面図である。

【0003】図7に示したトレンチゲート型IEGTは、耐圧を得るために基板周緑領域に設けられた終端領域51内部にゲートパッド52と5個の素子領域54とが配置されている。終端領域51、ゲートパッド52及び5個の素子領域54の境界部にはゲート配線部53が形成されている。各素子領域54内部には、図示する方向のストライプ状のトレンチゲート電極6を有するトレンチゲート型IEGTが配設されている。ゲートパッド52に印加される電圧は、ゲート配線部53を介してトレンチゲート電極6に伝達される。

【0004】以下、従来のトレンチゲート型IEGTについて説明する。

【0005】図8は、従来のトレンチゲート型IEGTの第1の断面における断面構造図であり、図7に示したトレンチゲート型IEGTのトレンチゲート電極6に垂直な直線AA、における断面構造図である。

【0006】図8に示した従来のトレンチゲート型IEGTの第1の断面における構造は、以下のように構成されている。P型エミッタ層2上にN型ベース層1、P型ベース層3が順に形成されている。基板表面からP型ベース層3及びN型ベース層1の上層部まで、トレンチゲート電極6を形成するためのストライプ状のトレンチが所定間隔ごとに略平行に凹設され、基板表面及びトレンチ内部表面にはゲート酸化膜5が形成されている。ゲート酸化膜5が形成されたトレンチ内部には、低抵抗化されたポリシリコンからなるゲート電極であるトレンチゲート電極6が形成されている。

【0007】このトレンチゲート型IEGTにおけるトレンチゲート電極6は並んだ順に4個1組とされ、1組を構成する4個のトレンチゲート電極6のうち、両端の2個がチャネル形成用トレンチゲート電極6aであり、その間に挟まれた残余の2個が間引き用トレンチゲート

電極6 bである。一の組に属するチャネル形成用トレンチゲート電極6 a と当該一の組に隣接する他の組のチャネル形成用トレンチゲート電極6 a とに挟まれたP型ベース層3の基板表面及びチャネル形成用トレンチゲート電極6 a の近傍部分にはN型エミッタ層4が形成されている。

【0008】基板表面のゲート酸化膜5及びトレンチゲート電極6上面の一部又は全部を覆って絶縁酸化膜7が形成され、N型エミッタ層4が形成されたトレンチ間領域中央部においてゲート酸化膜5及び絶縁酸化膜7にはコンタクトホール10が開設されている。これらを覆って基板表面側全面にエミッタ電極8が形成され、また、基板裏面側のP型エミッタ層2全面を覆ってコレクタ電極9が形成されている。従って、エミッタ電極8は、コンタクトホール10においてN型エミッタ層4及びP型ベース層3に接続されている。

【0009】トレンチゲート型IEGTにおいてはエミッタ側のコンタクトを総てのトレンチ間領域には形成せず、図8に示した従来のトレンチゲート型IEGTの場合、トレンチ間領域4個に1個の割合でコンタクトホール10を形成したコンタクト領域を設けており、トレンチ間領域の総数とコンタクト領域の個数との比が4:1となっている。

【0010】間引き用トレンチゲート電極6 bはチャネル形成には寄与しないが、順方向電圧印加時にチャネル形成用トレンチゲート電極6 a 先端部周囲まで伸張して形成される空乏層を、そのチャネル形成用トレンチゲート電極6 b 先端部周囲まで伸張して形成される空乏層と融合させて、チャネル形成用トレンチゲート電極6 a 先端部周囲における空乏層の曲率を緩和させることにより、素子耐圧の低下を防止する役割を果たす。従って、間引き用トレンチゲート電極6 bがなければ、素子耐圧が低下してしまうことになる。

【0011】図9は、従来のトレンチゲート型IEGTの第2の断面における断面構造図であり、図7に示したトレンチゲート型IEGTのゲート配線部53に対し、トレンチゲート電板6に平行な方向に交差する直線BB、における断面構造図である。

【0012】図9に示した従来のトレンチゲート型IEGTの第2の断面における構造は、以下のように構成されている。P型エミッタ層2上にN型ベース層1が形成されており、図7に示したゲート配線部53下の部分におけるN型ベース層1上にはP+B13が形成されている。P+B13上のゲート配線領域には絶縁酸化膜14が形成されている。P+B13の両側にはトレンチが形成されている。P+B13の両側にはトレンチが形成され、これらを覆ってゲート酸化膜5が形成されている。ゲート酸化膜5が形成されたトレンチ内にはポリシリコンからなるトレンチゲート電極6が形成されている。トレンチゲート電極6のP+B13側の端部上の部

分、並びに、ゲート酸化膜5上の部分のうちP+層13 及び絶縁酸化膜14上の部分を覆って、トレンチゲート 電板6と同様にポリシリコンからなるトレンチゲート引 出部6、が形成されており、トレンチゲート引出部6、 がトレンチゲート電極6のP+層13側の端部に接続さ れていることにより、トレンチゲート電極6はゲート配 線部53まで引き出され、ゲート配線部53に接続され ることになる。トレンチゲート引出部6'上には絶縁酸 化膜7が形成され、絶縁酸化膜7のゲート配線領域部分 は除去されている。ゲート配線領域部分が除去された絶 縁酸化膜7の上から、低抵抗化のためのゲート配線用金 属15がトレンチゲート引出部6'上に形成されてお り、ゲート配線用金属15及びトレンチゲート引出部 6'によりゲート配線部53が構成されている。トレン チゲート電極6が形成されている領域上には、絶縁酸化 膜7が形成され、その上にエミッタ電極8が形成されて いる。

【0013】図10は、図7の領域Cにおける従来のト レンチゲート型IEGTの平面図である。尚、図8は、 図10に示されたトレンチゲート電極6(6a及び6 b) に垂直な直線AA' における断面構造図でもある。 【0014】図10に示されるように、トレンチゲート 電極6a、6bが所定間隔ごとのストライプ状に形成さ れており、これらのトレンチゲート電極6a、6bは、 上述のように、並んだ順に4個1組とされ、1組を構成 する4個のトレンチゲート電極6のうち、両端の2個が チャネル形成用トレンチゲート電極 6 a であり、その間 に挟まれた残余の2個が間引き用トレンチゲート電極6 bである。これらのトレンチゲート電極6a、6bの上 面の一部又は全部を覆って図8又は図9における酸化絶 緑膜7 (図10には図示せず。) が形成されており、酸 化絶縁膜 7 には、一の組に属するチャネル形成用トレン チゲート電極 6 a と当該一の組に隣接する他の組のチャ ネル形成用トレンチゲート電極6aとに挟まれた領域に コンタクトホール10が開設されており、コンタクトホ ール10において図8又は図9におけるエミッタ電極8 (図10には図示せず。)がN型エミッタ層4及びP型 ベース層3に接続されている。また、チャネル形成用ト レンチゲート電極6 a 及び間引き用トレンチゲート電極 6 bは、いずれもそれらの端部からポリシリコンを引き 出す構造とすることによりゲート配線部53に接続され ている。

【0015】図8乃至図10に示した従来のトレンチゲート型IEGTにおいては、上述のように間引き用トレンチゲート電極6bを設けてコンタクトの間引き構造を採用することにより、素子がオン状態のときのホールの排出抵抗及び電子の注入効率を増大させ、低い順方向オン電圧を実現している(その他、従来のトレンチゲート型IEGTについての詳細は、 M. Kitagawa, I. Omura, S. Hasegawa, T. Inoue, and A. Nakagawa, "A 4500V In

jection Enhanced Insulated Gate Bipolar Transistor (IEGT) in a Mode Similar to a Thyristor". IEDM'9 3. pp. 679-682, 1993. 'を参照されたい。)。

[0016]

【発明が解決しようとする課題】しかしながら、上述した従来のトレンチゲート型IEGTにおいては、間引き用トレンチゲート電極もゲートパッドに接続されているため、ゲート・コレクタ電極間のゲート容量が増大し、大面積素子の場合や素子を並列動作させる場合にスイッチング時の電流及び電圧波形振動が大きく発振しやすいという問題があった。

【0017】本発明は上記問題点に鑑みてなされたもので、その目的は、製造歩留の低下やゲート配線抵抗の増大等の弊害を生ずることなくゲート容量を低減し、大面積素子の場合や素子を並列動作させる場合におけるスイッチング時の電流及び電圧波形振動が小さい絶縁ゲート型半導体装置を提供することである。

[0018]

【課題を解決するための手段】本発明に係る絶縁ゲート型半導体装置によれば、略平行に形成された複数のトレンチゲート電極を備えた絶縁ゲート型半導体装置において、トレンチゲート電極のうち、チャネル形成に寄与するチャネル形成用トレンチゲート電極以外の間引き用トレンチゲート電極又はエミッタ電位に対し負の電位を発生する。即ち、間引き用トレンチゲート電極は、その電位が、常に、エミッタ電位と同電位又はエミッタ電位に対し負の電位とされているものとする。この構成により、素子耐圧の低下を招くことなくゲート容量が低減され、大面積素子の場合や素子を並列動作させる場合におけンチゲート型IEGTを得ることができる。

【0019】また、本発明に係る絶縁ゲート型半導体装 置の他の構成によれば、裏面側から表面側に向かって順 にP型エミッタ層、N型ベース層、P型ベース層が形成 された半導体基板の表面側からN型ペース層上層部に達 する所定の深さに、第1、第2の距離を交互において、 凹設された複数の略平行のトレンチ内に形成された複数 のトレンチゲート電極を備えた絶縁ゲート型半導体装置 において、トレンチゲート電極は、チャネル形成に寄与 するチャネル形成用トレンチゲート電極であって、順に 並んだ2個ごとに1組を構成するものであり、かつ、ト レンチの所定の深さは、順方向電圧印加時にトレンチゲ ート電極先端部から伸張して形成される空乏層が、トレ ンチゲート電極が近接するN型ベース層とP型ベース層 との接合部から伸張して形成される空乏層と融合し、ト レンチゲート電極先端部における空乏層の曲率が緩和さ れる程度の深さであるものとする。トレンチの所定の深 さは、具体的には、N型ベース層とP型ベース層との接 合面からの深さが3μm以下となる深さであるものとす る。この構成により、トレンチゲート電極先端部におけ る空乏層の曲率が緩和されるので、間引き用トレンチゲ ート電極がなくても素子耐圧が低下することがなく、間 引き用トレンチゲート電極が不要となる。従って、間引 き用トレンチゲート電極とエミッタ電極との接続部も不 要となるため、製造歩留まりの大幅な向上が実現される ほか、一素子内のトレンチの本数が削減されることによ りトレンチ内部の応力に起因する結晶歪み等の問題も発 生することがない。また、チャネル形成用トレンチゲー ト電極と近接する間引き用トレンチゲート電極がないた め、ゲート・エミッタ間のゲート容量も低減され、本実 施の形態においても、大面積素子の場合や素子を並列動 作させる場合におけるスイッチング時の電流及び電圧波 形振動が小さいトレンチゲート型IEGTを得ることが できる。

[0020]

【発明の実施の形態】以下、本発明に係る絶縁ゲート型 半導体装置の実施の形態について、図面を参照しながら 説明する。

【0021】図1は、本発明の第1の実施の形態に係る 絶縁ゲート型半導体装置(トレンチゲート型IEGT) の第1の断面における断面構造図であり、図7に示した トレンチゲート型IEGTのトレンチゲート電極6に垂 直な直線AA'における断面構造図である。また、従来 のトレンチゲート型IEGTについての図8に相当する 図面である。

【0022】図1に示した本発明の第1の実施の形態に係るトレンチゲート型1EGTの断面における構造は、以下のように構成されている。P型エミッタ層2上にN型ベース層1、P型ベース層3が順に形成されている。基板表面からP型ベース層3及びN型ベース層1の上層部まで、トレンチゲート電極6を形成するためのストライプ状のトレンチが所定間隔ごとに略平行に凹設され、基板表面及びトレンチ内部表面にはゲート酸化膜5が形成されている。ゲート酸化膜5が形成されたトレンチ内部には、低抵抗化されたポリシリコンからなるゲート電板であるトレンチゲート電板6が形成されている。

【0023】本発明の第1の実施の形態に係るトレンチゲート型1EGTにおけるトレンチゲート電極6は並んだ順に4個1組とされ、1組を構成する4個のトレンチゲート電極6のうち、両端の2個がチャネル形成用トレンチゲート電極6aであり、その間に挟まれた残余の2個が間引き用トレンチゲート電極6bである。一の組に関接する他の組のチャネル形成用トレンチゲート電極6aと当該ーの組に隣接する他の組のチャネル形成用トレンチゲート電極6aと近傍部分にはN型エミッタ層4が形成されている。そして、各組に属する各間引き用トレンチゲート電極6bは、基板表面のゲ

ート酸化膜5及び間引き用トレンチゲート電極6b上面の一部又は全部をトレンチゲート電極6と同一の材料により覆って形成された、低抵抗化されたポリシリコン層11により、それぞれ相互に接続されている。

【0024】基板表面のゲート酸化膜5及びチャネル形成用トレンチゲート電極6a上面の一部又は全部並びにポリシリコン層11を覆って絶縁酸化膜7が形成され、N型エミッタ層4が形成されたトレンチ間領域中央クトホール10が開設され、さらに、各間引き用トレンチゲート電極6bを接続するポリシリコン層11上の部分において絶縁酸化膜7にはコンタクトホール12が開設されている。これらを覆って基板表面側全面にエミッタ層2な面を覆ってコレクタ電極9が形成されている。従わいて、エミッタ電極8は、コンタクトホール10において、エミッタ層4及びP型ベース層3に接続され、コンタクトホール12において各間引き用トレンチゲート電極6bを接続するポリシリコン層11に接続されている。

【0025】図2は、図7の領域Cにおける本発明の第1の実施の形態に係るトレンチゲート型IEGTの平面図であり、従来のトレンチゲート型IEGTについての図10に相当する図面である。尚、図1は、図2に示されたトレンチゲート電極6(6a及び6b)に垂直な直線AA'における断面構造図でもある。

【0026】図2に示されるように、トレンチゲート電 極6a、6bが所定間隔ごとのストライプ状に形成され ており、これらのトレンチゲート電極6a、6bは、上 述のように、並んだ順に4個1組とされ、1組を構成す る4個のトレンチゲート電極6のうち、両端の2個がチ ャネル形成用トレンチゲート電極6aであり、その間に 挟まれた残余の2個が間引き用トレンチゲート電極6 b である。各組に属する2個の間引き用トレンチゲート電 極6bは、それらの上面の一部又は全部を覆って形成さ れたポリシリコン層 1 1 により相互に接続されている。 【0027】これらのトレンチゲート電極6a、6bの 上面の一部又は全部を覆って図1における酸化絶縁膜7 (図2には図示せず。) が形成されており、酸化絶縁膜 7には、一の組に属するチャネル形成用トレンチゲート 電極6 a と当該一の組に隣接する他の組のチャネル形成 用トレンチゲート電極6aとに挟まれた領域にコンタク トホール10が開設されており、コンタクトホール10 において図1におけるエミッタ電極8 (図2には図示せ ず。以下同じ。)がN型エミッタ層4及びP型ベース層 3に接続されている。また、酸化絶縁膜7には、各組に 属する2個の間引き用トレンチゲート電極6 bに挟まれ た領域にコンタクトホール12が開設されており、コン タクトホール12において図1におけるエミッタ電極8 がポリシリコン層11に接続されている。各トレンチゲ

ート電極6a、6bのうち各チャネル形成用トレンチゲート電極6aは、従来構造と同様に、それらの端部からポリシリコンを引き出す構造とすることによりゲート配線部53に接続されているが、各間引き用トレンチゲート電極6bは、ゲート配線部53に接続されていない。そのため、ゲート配線部53は、チャネル形成用トレンチゲート電極6aが形成されている部分では幅が狭く形成されている。ゲート配線部53の形状は、チャネル形成用トレンチゲート電極6aが接続され、かつ、間引き用トレンチゲート電極6bが非接続とされるようなものであればよい。

【0028】また、本発明の第1の実施の形態に係るトレンチゲート型IEGTにおいて、図7に示した直線BB'における断面構造、即ち、図9に示した従来のトレンチゲート型IEGTの第2の断面に相当する断面における断面構造は、図9を参照して説明すると、図中に示されているトレンチゲート電極6がチャネル形成用トレンチゲート電極6aである場合には全く同様の断面構造であるが、図中に示されているトレンチゲート電極6が問引き用トレンチゲート電極6bである場合には、以下に説明する図3に示すように異なった断面構造となる。

【0029】図3は、本発明の第1の実施の形態に係るトレンチゲート型IEGTの第2の断面における断面構造図であり、図7に示したトレンチゲート型IEGTのゲート配線部53に対し、間引き用トレンチゲート電極6bに平行な方向に交差する直線BB・における断面構造図である。

【0030】図3に示した本発明の第1の実施の形態に 係るトレンチゲート型IEGTの第2の断面における構 造は、以下のように構成されている。P型エミッタ層2 上にN型ベース層1が形成されており、図7に示したゲ ート配線部53下の部分におけるN型ベース層1上には P+層13が形成されている。P+層13上のゲート配線 領域には絶縁酸化膜14が形成されている。P+層13 の両側にはトレンチが形成され、これらを覆ってゲート 酸化膜5が形成されている。ゲート酸化膜5が形成され たトレンチ内にはポリシリコンからなる間引き用トレン チゲート電極6 bが形成されている。ゲート酸化膜5上 の部分のうちP+層13及び絶縁酸化膜14上の部分を 覆って、間引き用トレンチゲート電極 6 b と同様にポリ シリコンからなるトレンチゲート引出部6 が形成され ている。トレンチゲート引出部6'は、上述のように、 チャネル形成用トレンチゲート電極6 a には接続されて いるが、間引き用トレンチゲート電極6 bには接続され ていない。間引き用トレンチゲート電極6b及びトレン チゲート引出部6、 純緑酸化膜14、 P+層13上の 部分には絶縁酸化膜7が形成され、絶縁酸化膜7のゲー ト配線領域部分は除去されている。ゲート配線領域部分 が除去された絶縁酸化膜7の上から、低抵抗化のための ゲート配線用金属15がトレンチゲート引出部6'上に 形成されており、ゲート配線用金属15及びトレンチゲート引出部6'によりゲート配線部53が構成されている。トレンチゲート電極6が形成されている領域上には、絶縁酸化膜7を介してエミッタ電極8が形成されている。

【0031】以上説明したように、本発明の第1の実施の形態に係るトレンチゲート型IEGTにおいては、間引き用トレンチゲート電極6bがエミッタ電極8に接続され、かつ、ゲート配線部53には非接続とされたことにより、間引き用トレンチゲート電極6bの電位はエミッタ電位に固定されることになる。その結果、素子耐圧の低下を招くことなくゲート容量が低減され、大面積素子の場合や素子を並列動作させる場合におけるスイッチング時の電流及び電圧波形振動が小さいトレンチゲート型IEGTを得ることができる。

【0032】また、前述のように、トレンチゲート型IEGTにおいてはエミッタ側のコンタクトを総てのトレンチ間領域には形成せず、上記第1の実施の形態の場合、トレンチ間領域4個に1個の割合でコンタクトホール10を開設したコンタクト領域を設けており、トレンチ間領域の総数とコンタクト領域の個数との比が4:1となっている。この比が5:1,6:1,...と大きくなるに従い、本発明の構成を採用することによりゲート容量がより大幅に低減されるので、本発明による効果は、より大きくなる。

【0033】上記効果を得るためには、間引き用トレンチゲート電極6 bの電位は、エミッタ電位と同電位か、又はエミッタ電位に対し負の電位であればよいが、エミッタ電位に対し負の電位とする場合にはコンタクトないりでである。例えば、図2に示すように、エミッタ電位との電位といるであるで、図2に示すように、エミッタ電位ととはがし負の電位である電位Vaを発生する電位発生手段Pを設け、間引き用トレンチゲート電極6 b又はポリシリコン層11を電位発生手段Pに接続することにより、間引き用トレンチゲート電極6 bに電位Vaを与える。しかし、通常は、本実施の形態のように、間引き用トレンチゲート電極6 bをエミッタ電極8 に、間引き用トレンチゲート電極6 bをエミッタ電極8 に接続することにより、間引き用トレンチゲート電極6 bをエミッタ電極6 bの電位はエミッタ電位とするので、専用の電位発生手段Pは不要である。

【0034】図4は、図7の領域Cにおける本発明の第2の実施の形態に係る絶縁ゲート型半導体装置(トレンチゲート型IEGT)の平面図であり、本発明の第1の実施の形態に係るトレンチゲート型IEGTについての図2に相当する図面である。尚、図1は、図4に示されたトレンチゲート電極6(6a及び6b)に垂直な直線AA、における断面構造図でもある。

【0035】本発明の第2の実施の形態に係るトレンチ ゲート型IEGTは、第1の実施の形態と比較するとほ

ぼ同様の構成であり、特に直線AA'における断面構造 は図1に示した第1の実施の形態の断面構造と全く同様 であるが、図4の平面図に示されるように、ゲート配線 部53近傍の構成が一部異なっている。即ち、トレンチ ゲート電極6(6a及び6b)のうちチャネル形成用ト レンチゲート電極 6 a は、第1の実施の形態と同様に、 ポリシリコン層の引出部を形成することによりゲート配 線部53に接続されているが、間引き用トレンチゲート 電極6 bは、ゲート配線部53に非接続とするために、 その端部がゲート配線部53から離隔するように、チャ ネル形成用トレンチゲート電極6aよりも長手方向の長 さが短く形成されている。従って、ゲート配線部53を 適当な一定の幅で形成することにより、ゲート配線部5 3に対し、チャネル形成用トレンチゲート電極6aが接 続され、かつ、間引き用トレンチゲート電極6 bが非接 続とされることになる。

【0036】また、本発明の第2の実施の形態に係るトレンチゲート型IEGTにおいて、図7に示した直線BBにおける断面構造、即ち、図9に示した従来のトレンチゲート型IEGTの第2の断面に相当する断面における断面構造は、図9を参照して説明すると、図中に示されているトレンチゲート電極6がチャネル形成用トレンチゲート電極6aである場合には図9に示した断面構造と同様の断面構造であるが、図中に示されているトレンチゲート電極6が間引き用トレンチゲート電極6bである場合には、以下に説明する図5に示すように異なった断面構造となる。

【0037】図5は、本発明の第2の実施の形態に係るトレンチゲート型IEGTの断面構造図であり、図7に示したトレンチゲート型IEGTのゲート配線部53に対し、間引き用トレンチゲート電極6bに平行な方向に交差する直線BB'における断面構造図である。

【0038】図5に示した本発明の第2の実施の形態に 係るトレンチゲート型IEGTの第2の断面における構 造は、以下のように構成されている。P型エミッタ層2 上にN型ベース層1が形成されており、図7に示したゲ ート配線部53下の部分におけるN型ベース層1上には P+層13が形成されている。P+層13上のゲート配線 領域には絶縁酸化膜14が形成されている。P+層13 の両側にはトレンチが形成され、これらを覆ってゲート 酸化膜5が形成されている。但し、この第2の断面にお けるトレンチは、間引き用トレンチゲート電極6 bを形 成するためのものであり、上述のように間引き用トレン チゲート電極6bはゲート配線部53に非接続となるよ うに、トレンチのゲート配線部53側の端部がゲート配 線部53から十分に離隔した位置になるように形成され ている。ゲート酸化膜5が形成されたトレンチ内にはポ リシリコンからなるトレンチゲート電極6が形成されて いる。尚、耐圧低下防止のため、間引き用トレンチゲー ト電極6bの端部は、図5に示されるようにP+層13

により覆われるようにすることが望ましい。従って、P +層13を形成する際には、間引き用トレンチゲート電 極6 bの端部が形成されることとなる領域が含まれるよ うに、その形成領域を設定するとよい。ゲート酸化膜5 上の部分のうちP+層13及び絶縁酸化膜14上の部分 を覆って、トレンチゲート電極6と同様にポリシリコン からなるトレンチゲート引出部6 が形成されている。 トレンチゲート引出部6'は、上述のように、チャネル 形成用トレンチゲート電極6aには接続されているが、 間引き用トレンチゲート電極6 bの端部がゲート配線部 53から十分に離隔した位置に形成されているため、間 引き用トレンチゲート電極6bには接続されていない。 トレンチゲート引出部6'上には絶縁酸化膜7が形成さ れ、絶縁酸化膜7のゲート配線領域部分は除去されてい る。ゲート配線領域部分が除去された絶縁酸化膜7の上 から、低抵抗化のためのゲート配線用金属15がトレン チゲート引出部6、上に形成されており、ゲート配線用 金属15及びトレンチゲート引出部6°によりゲート配 線部53が構成されている。トレンチゲート電極6が形 成されている領域上には、絶縁酸化膜7を介してエミッ 夕電極8が形成されている。

【0039】図2に示したように、本発明の第1の実施の形態に係るトレンチゲート型IEGTにおいては、チャネル形成用トレンチゲート電極6a及び間引き用トレンチゲート電極6bの長手方向の長さは等しかったため、ゲート配線部53に対し、チャネル形成用トレンチゲート電極6bが非接続とされるようにするために、ゲート配線部53は、チャネル形成用トレンチゲート電極6aが形成されている部分では幅が広く、間引き用トレンチゲート電極6bが形成されている部分では幅が狭く形成されていた。

【0040】しかし、このような構成では、間引き用トレンチゲート電極6bが形成されている部分のゲート配線部53の幅L1や、チャネル形成用トレンチゲート電極6aのゲート引出部の幅L2が小さくなるため、ゲート配線抵抗が増大し、特に大面積素子の場合はスイッチング速度が遅くなるという弊害がある。また、ゲート配線抵抗の増大という問題を回避するためにゲート配線部53の幅L1を大きくしようとすると、ゲート配線部53と非接続とすべき間引き用トレンチゲート電極6bの端部とゲート配線部53との間隔L3をあまりに小さくすると、製造工程中に付着する塵埃等により間引き用トレンチゲート電極6bの端部とゲート配線部53とが接触し易くなり、歩留まりの低下を招くおそれがある。

【0041】そこで、図4及び図5に示した本発明の第2の実施の形態に係るトレンチゲート型IEGTのように、間引き用トレンチゲート電極6bは、チャネル形成用トレンチゲート電極6aよりも長手方向の長さを短く

形成するとともに、ゲート配線部53を適当な一定の幅で形成することにより、ゲート配線抵抗の増大を回避しながら、ゲート配線部53に対し、チャネル形成用トレンチゲート電極6aが接続され、かつ、間引き用トレンチゲート電極6bが非接続とされる構成とすることができる。この構成においては、間引き用トレンチゲート電極6bの長手方向の長さを適当に設定することにより、間引き用トレンチゲート電極6bの端部とゲート配線部53との間隔L3を十分に確保することができることから、上記原因による歩留まりの低下を招くおそれもない。

【0042】間引き用トレンチゲート電極6bがエミッタ電極8に接続され、かつ、ゲート配線部53には非接続とされて、間引き用トレンチゲート電極6bの電位がエミッタ電位に固定されたことにより、素子耐圧の低下を招くことなくゲート容量が低減され、大面積素子の場合や素子を並列動作させる場合におけるスイッチング時の電流及び電圧波形振動が小さいトレンチゲート型IEGTを得ることができることは、第1の実施の形態と同様である。

【0043】図6は、本発明の第3の実施の形態に係る 絶縁ゲート型半導体装置(トレンチゲート型IEGT) の断面構造図であり、図7に示したトレンチゲート型I EGTのトレンチゲート電極6に垂直な直線AA'にお ける断面構造図である。また、本発明の第3の実施の形態に係るトレンチゲート型IEGTについての図1又は 従来のトレンチゲート型IEGTについての図8に相当 する図面である。

【0044】図6に示した本発明の第3の実施の形態に係るトレンチゲート型IEGTの断面における構造は、以下のように構成されている。P型エミッタ層2上にN型ペース層1、P型ペース層3が順に形成されている。基板表面からP型ペース層3及びN型ペース層1の上層部まで、トレンチゲート電極6を形成するためのストライプ状のトレンチが所定間隔し5、し6、し5、し6、ことに略平行に凹設され、基板表面及びトレンチ内部表面にはゲート酸化膜5が形成されている。ゲート酸化膜5が形成されたトレンチ内部には、低抵抗化されたポリシリコンからなるゲート電極6が形成されている。

【0045】本発明の第3の実施の形態に係るトレンチゲート型IEGTにおけるトレンチゲート電極6は、所定間隔L5をおいて並んだ2個ごとに1組とされ、一の組を構成する2個のトレンチゲート電極6はいずれもチャネル形成用トレンチゲート電極6aであり、一の組に属する一方のチャネル形成用トレンチゲート電極6aとの間に間引き用トレンチゲート電極6bは設けられていない。また、一の組に属するチャネル形成用トレンチゲート電極6aと当該一の組に隣接する他の組のチャネル形成用

トレンチゲート電極 6 a との間隔は、所定間隔し 6 である。

【0046】一の組に属するチャネル形成用トレンチゲート電極6aと当該一の組に隣接する他の組のチャネル形成用トレンチゲート電極6aとに挟まれたP型ベース層3の基板表面及びチャネル形成用トレンチゲート電極6aの近傍部分にはN型エミッタ層4が形成されている。

【0047】基板表面のゲート酸化膜5及びトレンチゲート電極6上面の一部又は全部を覆って絶縁酸化膜7が形成され、N型エミッタ層4が形成されたトレンチ間領域中央部においてゲート酸化膜5及び絶縁酸化膜7にはコンタクトホール10が開設されている。これらを覆って基板表面側全面にエミッタ電極8が形成され、また、基板裏面側のP型エミッタ層2全面を覆ってコレクタ電極9が形成されている。従って、エミッタ電極8は、コンタクトホール10においてN型エミッタ層4及びP型ベース層3に接続されている。

【0048】また、本発明の第3の実施の形態に係るト レンチゲート型IEGTにおいて、図7に示した直線B B'における断面構造は、図9に示した従来のトレンチ ゲート型 I E G T の第2の断面に相当する断面における 断面構造と同様の断面構造である。さらに、図7の領域 Cにおける本発明の第3の実施の形態に係るトレンチゲ ート型 I E G T の平面図は、図10に示した従来のトレ ンチゲート型IEGTの平面図から間引き用トレンチゲ ート電極6 bを総て除去した状態の図となる。本発明の 第3の実施の形態に係るトレンチゲート型IEGTにお いて、一の組に属するチャネル形成用トレンチゲート電 極6aと当該一の組に隣接する他の組のチャネル形成用 トレンチゲート電極6aとの間の所定間隔L5、並び に、一の組を構成する2個のチャネル形成用トレンチゲ ート電極6aの間の所定間隔L6は、上記第1若しくは 第2の実施の形態又は従来の構成におけるそれらと同等 の間隔である。特に、所定間隔し5は、これによってそ の素子のオン特性が決定されるので、同様のオン特性と する場合には一定にする必要がある。

【0049】また、本発明の第3の実施の形態に係るトレンチゲート型IEGTにおいては、トレンチが凹設される深さは、N型ベース層1とP型ベース層3との接合面からトレンチ底面までの距離L4が、所定距離以下になるようにする。即ち、距離L4は、順方向電圧印加時にチャネル形成用トレンチゲート電極6a先端部から伸張して形成される空乏層が、そのチャネル形成用トレンチゲート電極6a先端部トレンチゲート電極6aが近接するN型ベース層1とP型ベース層3との接合部から伸張して形成される空乏層と配合し、チャネル形成用トレンチゲート電極6a先端部における空乏層の曲率が緩和される程度の距離とする。距離L4の具体的な値は、本実施の形態で想定する例においては、約3μm以下であればよいと考えられる。

【0050】本発明の第3の実施の形態に係るトレンチ ゲート型IEGTにおいては、上記構成により、順方向 電圧印加時にチャネル形成用トレンチゲート電極 6 a 先 端部から伸張して形成される空乏層が、そのチャネル形 成用トレンチゲート電極6 aが近接するN型ベース層1 と P 型ベース層 3 との接合部から伸張して形成される空 乏層と融合し、チャネル形成用トレンチゲート電極 6 a 先端部における空乏層の曲率が緩和されるので、間引き 用トレンチゲート電極がなくても素子耐圧が低下するこ とがなく、間引き用トレンチゲート電極が不要となる。 従って、間引き用トレンチゲート電極とエミッタ電極と の接続部も不要となるため、上記各実施の形態と比較し ても製造歩留まりの大幅な向上が実現されるほか、一素 子内のトレンチの本数が削減されることによりトレンチ 内部の応力に起因する結晶歪み等の問題も発生すること がない。また、チャネル形成用トレンチゲート電極と近 接する間引き用トレンチゲート電極がないため、ゲート ・エミッタ間のゲート容量も低減され、本実施の形態に おいても、大面積素子の場合や素子を並列動作させる場 合におけるスイッチング時の電流及び電圧波形振動が小 さいトレンチゲート型IEGTを得ることができる。

[0051]

【発明の効果】本発明に係る絶縁ゲート型半導体装置によれば、略平行に形成された複数のトレンチゲート電極を備えた絶縁ゲート型半導体装置において、トレンチゲート電極のうち、チャネル形成に寄与するチャネル形成に寄与するチャネル形成に寄与するチャネル形成に寄与するチャネル形成に寄与するチャネル形成に寄与するチャネル形成に寄与するチャネル形成であり、エミッタ電位に対し負の電位を発生させるので、即ち、エミッタ電位と同電位とはエミッタ電位に対し負の電位とが、常によっタ電位と同電位とはエミッタ電位に対し負の電位とないので、素子耐圧の低下を位となるといるものとしたので、素子耐圧の低下を電が低減され、大面積素子の場合を素子をでいるものとしたので、素子耐圧の低等を表子を並れているものとしたので、素子耐圧の低等を表子を並れているものとしたので、素子可能を表子をできる。

【0052】また、本発明に係る絶縁ゲート型半導体装置の他の構成によれば、裏面側から表面側に向かって順にP型エミッタ層、N型ベース層、P型ベース層が形成された半導体基板の表面側からN型ベース層上層部に達する所定の深さに、第1、第2の距離を交互において、第1、第2の距離を交互において、2000とでは、第2の距離を交互において、第2の形ででは、第2の距離を交互において、をして、第2の形では、第2の距離を交互において、複数のトレンチゲート電極を備えた絶縁ゲート型半導体を設置において、トレンチゲート電極では、チャネル形成用トレンチゲート電極であって、順によれだ2個ごとに1組を構成するものであり、かつ、ドウンチの所定の深さは、順方向電圧印加時にトレンチゲート電極先端部から伸張して形成される空乏層が、トレンチゲート電極が近接するN型ベース層とP型ベース層

との接合部から伸張して形成される空乏層と融合し、ト レンチゲート電極先端部における空乏層の曲率が緩和さ れる程度の深さであるものとしたので、トレンチゲート 電極先端部における空乏層の曲率が緩和され、間引き用 トレンチゲート電極がなくても素子耐圧が低下すること がなく、間引き用トレンチゲート電極が不要となる。従 って、間引き用トレンチゲート電極とエミッタ電極との 接続部も不要となるため、製造歩留まりの大幅な向上が 実現されるほか、一素子内のトレンチの本数が削減され ることによりトレンチ内部の応力に起因する結晶歪み等 の問題も発生することがない。また、チャネル形成用ト レンチゲート電極と近接する間引き用トレンチゲート電 極がないため、ゲート・エミッタ間のゲート容量も低減 され、本実施の形態においても、大面積素子の場合や素 子を並列動作させる場合におけるスイッチング時の電流 及び電圧波形振動が小さいトレンチゲート型IEGTを 得ることができる。

【図面の簡単な説明】

【図1】本発明の第1の実施の形態に係る絶縁ゲート型 半導体装置(トレンチゲート型IEGT)の第1の断面 における断面構造図。

【図2】図7の領域Cにおける本発明の第1の実施の形態に係るトレンチゲート型IEGTの平面図。

【図3】本発明の第1の実施の形態に係るトレンチゲート型1EGTの第2の断面における断面構造図。

【図4】図7の領域Cにおける本発明の第2の実施の形態に係る絶縁ゲート型半導体装置(トレンチゲート型IEGT)の平面図。

【図5】本発明の第2の実施の形態に係るトレンチゲート型IEGTの断面構造図。

【図6】本発明の第3の実施の形態に係る絶縁ゲート型 半導体装置(トレンチゲート型IEGT)の断面構造 図。


【図7】トレンチゲート型IEGTの平面図。

【図8】従来のトレンチゲート型 I E G T の第1の断面 における断面構造図。


【図9】従来のトレンチゲート型 I E G T の第2の断面 における断面構造図。

【図10】従来のトレンチゲート型IEGTの平面図。 【符号の説明】

- 1 N型ペース層
- 2 P型エミッタ層
- 3 P型ペース層
- 4 N型ソース層
- 5 ゲート酸化膜
- 6 トレンチゲート電極
- 6a チャネル形成用トレンチゲート電極
- 6b 間引き用トレンチゲート電極
- 6 トレンチゲート引出部
- 7,14 絶縁酸化膜
- 8 エミッタ電極
- 9 コレクタ電極
- 10.12 コンタクトホール
- 11 ポリシリコン層
- 15 ゲート配線用金属



【図2】





[図4]

[図4]


[図6]

[図6]





[図9]



[図10]

